

科目名	論理回路 Logic Circuits			担当教員	本田 道隆		
学 年	3年	学 期	前期	履修条件	必修	単位数	1
分 野	専門	授業形式	講義	科目番号	14132014	単位区分	履修単位
学習目標	目標区分 (B) : 知識—科学技術の基礎知識と応用力						
	論理回路を設計するために必要な基礎知識と基礎的な設計技術を身に付けるため、主としてゲート素子、フリップフロップなどの基本的な論理素子の理論と動作を学び、それを組み合わせた簡単な機能をもつデジタル回路を理解し、一部の回路は自ら設計できることを目標とする。						
進め方	教科書に沿った講義に加え、プリント配布により重要事項の説明を行う。また、下記に記した演習以外にも小演習を適宜行い、理解を深めるよう配慮する。						
学習内容	学習項目 (時間数)			学習到達目標			
	1. 論理回路の基礎 (3) (1) 全体の授業計画とガイダンス (2) ブール代数と論理演算 (3) カルノー図による論理演算の簡単化手法 (4) その他の簡単化手法について			<ul style="list-style-type: none"> ブール代数の基本則を用いた論理演算ができる。 カルノー図を用いて論理関数を簡単化し、論理記号を用いた回路図を作成することができる。 正論理と負論理の意義を理解し、相互変換ができる。 加法標準形と乗法標準形の相互変換ができる。 論理素子を実現する回路の概要を説明することができる。 			
	2. デジタル回路設計法の基礎 (8) (1) 基本論理素子 (2) 正論理と負論理 (3) 加法標準形と乗法標準形 (4) TTL, CMOS IC の基本動作原理			<ul style="list-style-type: none"> 基本的なデコーダ回路の設計ができる。 入力信号が少ない条件におけるセレクトを論理ゲートで設計することができる。 2 ビットの加算器を論理ゲートで構成することができる。 			
	3. 組み合わせ回路 1 (3) (1) エンコーダ、デコーダ、セレクト (2) 半加算器と全加算器			<ul style="list-style-type: none"> 基本的なデコーダ回路の設計ができる。 入力信号が少ない条件におけるセレクトを論理ゲートで設計することができる。 2 ビットの加算器を論理ゲートで構成することができる。 			
	[前期中間試験]						
試験返却・解説(1) 4. 組み合わせ回路 2 (4) (1) 比較器、補数器 (2) 組み合わせ回路総合設計演習			<ul style="list-style-type: none"> 入力信号が 2 ビット同士の比較器を論理ゲートで構成することができる。 2 の補数計算を実行する論理回路が設計できる。 				
5. 順序回路 (11) (1) フリップフロップ(RS,JK,D,T)の構成と動作 (2) タイミングチャート作成演習 (3) レジスタ (ラッチ) とシフトレジスタ (4) 非同期・同期カウンタ (5) 順序回路設計演習			<ul style="list-style-type: none"> フリップフロップを組み合わせた回路のタイミングチャートを記述することができる。 データレジスタの構成、動作、使用法を例を挙げて説明することができる。 非同期式カウンタと同期式カウンタの違いを説明することができ、少ないビット数の同期式カウンタを設計することができる。 				
前期末試験							
試験返却・解説(1)							
評価方法	2回の定期試験の結果を平均して総合評価を行う。						
履修要件	情報数学基礎で学んだ2進数やブール代数の取り扱いを理解していることが前提となる。						
関連科目	情報数学(2年)→[論理回路]→計算機ハードウェア(4年)→回路設計_論理(5年)						
教 材	伊原充博、他 著「デジタル回路」(コロナ社)						
備 考	上記項目の1. は情報数学基礎の復習を意図している。また、論理回路は、計算機システムを始めとする現代の産業システムで広範囲に応用されていることから、理論的説明に加え、実際に使用される IC を念頭において説明を行う。つまり、ある程度設計を行う上で必要な知識も説明に入れる。						