

科目名	ディジタル回路Ⅱ Digital CircuitsⅡ			担当教員	月本 功			
学 年	3 年	学 期	通年	履修条件	必修	単位数	2	
分 野	専門	授業形式	講義	科目番号	14236012	単位区別	履修	
学習目標	単純な論理回路の動作を理解し、論理回路の設計に必要な基礎力を養う。またハードウェア記述言語であるVHDLを学習することでLSIの設計手法についての理解を深める。							
進め方	前期は従来の回路設計手法を学習し、簡単な回路設計を行う。後期はハードウェア記述言語による回路設計手法を学習し、FPGA設計の基礎を学ぶ。2回の講義に1度程度小テストを行うとともに、適宜演習を行う。また定期的に集中した課題演習を行い、習熟度を増すようトレーニングする。							
学習内容	学習項目（時間数）			学習到達目標				
	1. デジタル回路Ⅰの復習(3) 2. 組合せ回路(4) (1)加算器 (2)比較器 2. 順序回路(6) (1)各種 FF, 2進カウンタとシフトレジスタ (2)状態遷移図 3. まとめと演習(2) ----- [前期中間試験](1)			基本的な組合せ論理回路の構成およびその動作を理解する。 D2:2, E2:1				
	4. 答案返却と解答(1) 5. VHDL の基礎(6) (1)概要, データの型 (2)基本構成, entity と architecture 6. 同時処理と順次処理(6) (1)同時処理文における条件分岐 (2)process 文 7. まとめと演習(2) 前期末試験			VHDL の特徴, 概要を知っている。 D2:2, E2:1 VHDL による回路記述の基本を知っている。また記述することができる。 D2:2, E2:1, 2				
	8. 階層化記述(6) (1)component と port map (2)多ビット加算器の階層化記述 9. 順序回路の記述(7) (1)同期回路の記述 (2)D-FF, N進カウンタとシフトレジスタ 10. まとめと演習(2) ----- [後期中間試験](1)			VHDL の階層記述を知っている。また記述することができる。 D2:2, E2:1				
	11. 答案返却と解答(1) 12. テストベンチの記述(4) 13. VHDL による回路設計, 演習(7) (1)加算器 (2)N進カウンタとシフトレジスタ 14. まとめと演習(2) 後期末試験			VHDL で順序回路を記述できる。簡単な回路を設計できる。 D2:2, E2:1, 2				
	15. 答案返却と解答(1)							
	各定期試験の得点 80%, 小テスト 10%, 演習 10%の比率で総合評価する。 試験では基本的専門知識を知っており, 基本問題を解けるかを評価する。小テストおよび演習では専門基礎力を評価する。							
	履修要件	特になし。						
	関連科目	ディジタル回路Ⅰ（2年）→ ディジタル回路Ⅱ（3年）						
	教 材	教科書：浜辺隆二著「論理回路入門」 森北出版, 参考書：坂巻佳壽美「はじめてのVHDL」東京電機大学出版						
備 考	オフィスアワー：毎水曜放課後～17:00							